隨著嵌入式處理器性能的逐步提高，運(yùn)算速度越來越快、處理的數(shù)據(jù)量越來越大，傳統(tǒng)的調(diào)試方法如ROM駐留監(jiān)控程序以及串口調(diào)試工具已經(jīng)不能滿足要求。ARM處理器采用一種基于JTAG的ARM的內(nèi)核調(diào)試通道，它具有典型的ICE功能，基于ARM的包含有Embedded ICE(嵌入式在線仿真器)模塊的系統(tǒng)芯片通過JTAG端口與主計(jì)算機(jī)連接。通過配置支持正常的斷點(diǎn)、觀察點(diǎn)以及處理器和系統(tǒng)狀態(tài)訪問，完成調(diào)試。為了對代碼進(jìn)行實(shí)時(shí)跟蹤，ARM的提供了嵌入式跟蹤單元(Embedded Trace Macrocell)，對應(yīng)用程序的調(diào)試將更加全面。 　　2 JTAG邊界掃描原理 　　“JTAG邊界掃描”或IEEE1149標(biāo)準(zhǔn)[1]是由“測試聯(lián)合行動組”(Joint Test Action Group，簡稱JTAG)開發(fā)的針對PCB的“標(biāo)準(zhǔn)測試訪問接口和邊界掃描結(jié)構(gòu)”的標(biāo)準(zhǔn)。這個(gè)標(biāo)準(zhǔn)是ARM處理器調(diào)試的基礎(chǔ)。 　　2.1 硬件電路 　　JTAG邊界掃描測試接口的一般結(jié)構(gòu)[2]如圖1所示。 　　 JTAG邊界掃描硬件電路主要由三部分構(gòu)成： 　　1) TAP控制器。測試訪問端口(TAP)控制器，是由TMS控制狀態(tài)轉(zhuǎn)換的狀態(tài)機(jī)。 　　2) 指令寄存器。用于存儲JTAG邊界掃描指令，通過它可以串行的輸入并執(zhí)行各種操作指令。 　　3) 數(shù)據(jù)寄存器。特定芯片的行為由測試指令寄存器的內(nèi)容決定。測試指令寄存器可用來選擇各種不同的數(shù)據(jù)寄存器。 　　2.2 邊界掃描測試信號 　　支持這個(gè)測試標(biāo)準(zhǔn)的芯片必須提供5個(gè)專用信號接口： 　　? TRST：測試復(fù)位輸入信號，低電平有效，為TAP控制器提供異步初始化信號。 　　? TCK：JTAG測試時(shí)鐘，獨(dú)立于任何系統(tǒng)時(shí)鐘，為TAP控制器和寄存器提供測試參考。 　　? TMS：TAP控制器的測試模式選擇信號，控制測試接口狀態(tài)機(jī)的操作。 　　? TDI：JTAG指令和數(shù)據(jù)寄存器的串行輸入端，給邊界掃描鏈或指令寄存器提供數(shù)據(jù)。 　　? TDO：TAG指令和數(shù)據(jù)寄存器的串行輸出。 　　2.3 指令 　　JTAG測試系統(tǒng)是通過向指令寄存器送入指令，然后使用數(shù)據(jù)寄存器進(jìn)行測試。測試指令說明要進(jìn)行的測試種類及測試要使用的數(shù)據(jù)寄存器。測試指令分為公開指令和私有指令。公開指令已經(jīng)定義且用于通用測試。私用指令用于片上的專用測試，測試標(biāo)準(zhǔn)沒有規(guī)定如何使用私有指令。測試標(biāo)準(zhǔn)支持的最小集的公開指令有： 　　? BYPASS：器件將TDI經(jīng)一個(gè)時(shí)鐘延時(shí)連接到TDO，用于同一個(gè)測試環(huán)中其它器件的測試。 　　? EXTEST：將邊界掃描寄存器連接到TDI和TDO之間，用于支持板級連接測試。 　　? IDCODE：將ID寄存器連接到TDI和TDO之間。通過它可以讀出器件ID(廠家賦與的固定標(biāo)識，包括產(chǎn)品編號及版本碼)。 　　? INTEST：將邊界掃描寄存器連接到TDI和TDO之間。 　　3 EmbeddedICE 　　ARM的EmbeddedICE調(diào)試結(jié)構(gòu)[3]是一種基于JTAG的ARM的內(nèi)核調(diào)試通道，它是基于JTAG測試端口的擴(kuò)展，引入了附加的斷點(diǎn)和觀測點(diǎn)寄存器，這些數(shù)據(jù)寄存器可以通過專用JTAG指令來訪問，一個(gè)跟蹤緩沖器也可用相似的方法訪問。ARM核周圍的掃描路徑可以將指令加入ARM流水線并且不會干擾系統(tǒng)的其它部分。這些指令可以訪問及修改ARM和系統(tǒng)的狀態(tài)。由于EmbeddedICE條件斷點(diǎn)，單步運(yùn)行等功能的實(shí)現(xiàn)是基于片上JTAG測試訪問端口進(jìn)行調(diào)試，芯片不需要增加額外的引腳，避免使用笨重的、不可靠的探針接插設(shè)備完成調(diào)試。芯片中的調(diào)試模塊與外部的系統(tǒng)時(shí)序分開，可以直接運(yùn)行在芯片內(nèi)部的獨(dú)立時(shí)鐘速度。 　　3.1 硬件結(jié)構(gòu) 　　EmbeddedICE模塊包括兩個(gè)觀察點(diǎn)寄存器和控制與狀態(tài)寄存器，還包括一個(gè)Debug comms端口。當(dāng)?shù)刂?、?shù)據(jù)和控制信號與觀察點(diǎn)寄存器的編程數(shù)據(jù)相匹配時(shí)，也就是觸發(fā)條件滿足時(shí)，觀察點(diǎn)寄存器可以中止處理器。由于比較是在屏蔽控制下進(jìn)行的，因此當(dāng)ROM或RAM中的一條指令執(zhí)行時(shí)，任何一個(gè)觀察點(diǎn)寄存器可配置為能夠中止處理器的斷點(diǎn)寄存器。 　　1) 觀察點(diǎn) 　　每個(gè)觀察點(diǎn)皆可以觀察ARM地址總線、數(shù)據(jù)總線、和 等信號的特定組合值。任何一個(gè)組合值與觀察點(diǎn)寄存器值匹配則中止處理器。另外一種方式是把兩個(gè)觀察點(diǎn)鏈接起來，只有第一個(gè)觀察點(diǎn)先匹配了，當(dāng)?shù)诙€(gè)觀察點(diǎn)再匹配時(shí)將使處理器中止。 　　2) 寄存器 　　EmbeddedICE寄存器通過JTAG測試端口使用專用掃描鏈編程。掃描鏈38位長，包括32個(gè)數(shù)據(jù)位，5個(gè)地址位和一個(gè)控制寄存器是讀還是寫的 位。地址位指定特定的寄存器，地址和寄存器一一對應(yīng)。 　　3) Debug comms端口 　　debug comms端口運(yùn)行在目標(biāo)系統(tǒng)上的軟件可以通過這個(gè)端口與主機(jī)通信。運(yùn)行在目標(biāo)系統(tǒng)上的軟件將comms端口視為一個(gè)6位控制寄存器和32位可讀寫寄存器，可以使用對協(xié)處理器14的MRC和MCR指令訪問。主機(jī)將這些寄存器視為EmbeddedICE寄存器。 　　3.2 實(shí)現(xiàn)原理 　　1) 訪問狀態(tài) 　　EmbeddedICE模塊允許程序在指定點(diǎn)中止，但不允許直接觀測、修改處理器或系統(tǒng)狀態(tài)。這可以通過屬于JTAG端口訪問的掃描路徑實(shí)現(xiàn)。訪問處理器狀態(tài)的方法是中止處理器，再在處理器指令序列中強(qiáng)制插入一條多寄存器存取指令。然后通過掃描鏈向處理器加入時(shí)鐘，使處理器將寄存器內(nèi)容送到數(shù)據(jù)端口。每個(gè)寄存器的值都可以被掃描鏈采樣并移出。 　　2) 調(diào)試 　　基于ARM的包括EmbeddedICE模塊的系統(tǒng)芯片通過JTAG端口和協(xié)議轉(zhuǎn)換器與主計(jì)算機(jī)連接。這種配置支持正常的斷點(diǎn)、觀察點(diǎn)以及處理器和系統(tǒng)狀態(tài)訪問，(除上面介紹的comms端口以外)這是程序設(shè)計(jì)人員在本地或基于ICE的調(diào)試中習(xí)慣采用的方式。采用適當(dāng)?shù)闹鳈C(jī)調(diào)試軟件，以較少的硬件代價(jià)得到完全的源代碼級調(diào)試功能。 4 ARM的嵌入式跟蹤 　　EmbeddedICE提供的斷點(diǎn)及觀察點(diǎn)將使處理器偏離正常執(zhí)行序列，破壞了軟件的實(shí)時(shí)行為，它不能完成實(shí)時(shí)操作調(diào)試功能。ARM結(jié)構(gòu)的處理器采用嵌入式跟蹤宏單元ETM很好的解決了系統(tǒng)實(shí)時(shí)調(diào)試的問題。 　　4.1 硬件電路 　　EmbeddedICE單元支持?jǐn)帱c(diǎn)和觀察點(diǎn)功能并提供主機(jī)和目標(biāo)軟件的通信通道。ETM單元[5]壓縮處理器接口信息并通過跟蹤端口送到片外。這兩個(gè)單元都由JTAG端口控制。SoC外部的EmbeddedICE控制器用于將主機(jī)系統(tǒng)連接到JTAG端口，跟蹤端口分析器使主機(jī)系統(tǒng)與跟蹤端口對接。主機(jī)通過一個(gè)網(wǎng)絡(luò)可以與跟蹤端口分析器和EmbeddedICE二者連接。 　　4.2 實(shí)現(xiàn)原理 　　由調(diào)試軟件配置并通過標(biāo)準(zhǔn)JTAG接口傳輸?shù)紼TM上。在程序執(zhí)行時(shí)ETM可以通過產(chǎn)生對處理器地址、數(shù)據(jù)及控制總線活動的追蹤(Trace)來獲得處理器的全速操作情況。在實(shí)時(shí)仿真時(shí)外設(shè)和中斷程序依然能夠繼續(xù)運(yùn)行。用戶控制斷點(diǎn)和觀察點(diǎn)的設(shè)置并可以配置各種跟蹤功能。跟蹤觸發(fā)條件可以指定，跟蹤采集可以在觸發(fā)之前、之后或以觸發(fā)為中心可以選擇跟蹤是否包括數(shù)據(jù)訪問。跟蹤采集可以是數(shù)據(jù)訪問的地址、數(shù)據(jù)本身，也可以是兩者兼有。 　　ETM是使用軟件通過JTAG端口進(jìn)行配置的，所使用的軟件是ARM軟件開發(fā)工具的一個(gè)擴(kuò)展。跟蹤數(shù)據(jù)從跟蹤端口分析儀下載并解壓，最終反鏈接到源代碼。 　　5 應(yīng)用實(shí)例 　　下面以S3CEV40開發(fā)板[4]為例，介紹ARM調(diào)試結(jié)構(gòu)應(yīng)用。S3CEV40采用的CPU為Samsung公司的S3C44B0X，是國內(nèi)應(yīng)用廣泛的基于ARM7TDMI內(nèi)核的SoC。其調(diào)試系統(tǒng)的硬件結(jié)構(gòu)如圖2： 　　 計(jì)算機(jī)的并行口和Embest PowerICE for ARM仿真器的DB25接口通過標(biāo)準(zhǔn)的DB25公、母轉(zhuǎn)換電纜連接。Embest PowerICE for ARM仿真器通過一個(gè)的IDC頭的直通電纜(1-1， 2-2，… 20-20)與目標(biāo)板的JTAG接口相連接。20芯的Embest PowerICE for ARM仿真器接口的定義如圖3所示： 　　S3CEV40所用到的調(diào)試軟件為EmbestIDE集成開發(fā)環(huán)境，它提供源碼級調(diào)試，提供了圖形和命令行兩種調(diào)試方式，可進(jìn)行斷點(diǎn)設(shè)置、單步執(zhí)行、異常處理，可查看修改內(nèi)存、寄存器、變量等，可查看函數(shù)棧，可進(jìn)行反匯編等。它為用戶提供2種調(diào)試方法： 　　脫機(jī)調(diào)試：Embest IDE for ARM帶ARM指令集模擬器，用戶能在PC上調(diào)試ARM應(yīng)用軟件。 　　下載調(diào)試：Embest IDE將程序通過仿真器下載到開發(fā)板，直接進(jìn)行調(diào)試。 　　Embest IDE的調(diào)試功能包括：斷點(diǎn)功能;程序的單步執(zhí)行;變量監(jiān)視功能，隨程序運(yùn)行同步更新變量，變量值即時(shí)修改;寄存器即時(shí)查看與修改;存儲器查看與修改，存儲器內(nèi)容顯示格式定制;堆棧顯示;同時(shí)提供圖形界面操作和命令行操作方式;支持被調(diào)試代碼的多種顯示模式，能以源碼、匯編、混合等形式來顯示程序;具有與MS Visual Studio類似的調(diào)試菜單功能：Go，Stop，Reset，Step into，Run to Cursor等;程序的上載和下載。 　　6 結(jié)束語 　　本文介紹了32位ARM嵌入式處理器的調(diào)試技術(shù)。在JTAG邊界掃描技術(shù)的基礎(chǔ)上介紹了ARM的EmbeddedICE及嵌入式跟蹤并在此基礎(chǔ)上介紹了一個(gè)系統(tǒng)調(diào)試實(shí)例。嵌入式調(diào)試技術(shù)是嵌入式軟硬件開發(fā)中必要的一環(huán)，掌握了它能在開發(fā)中起到事半功倍的作用。 　　嵌入式技術(shù)正在日新月異的發(fā)展著，嵌入式調(diào)試技術(shù)也不是一成不變的，它必將隨著高速、低功耗Soc的發(fā)展而進(jìn)步。